ANSYS知識點(diǎn) | 什么是共封裝光學(xué)？

       共封裝光學(xué)（CPO）是一種旨在通過將通信所需的重要元件（即光學(xué)及電子元件）更緊密地結(jié)合在一起，解決當(dāng)今數(shù)據(jù)密集網(wǎng)絡(luò)中日益增長的帶寬密度、通信時延、銅線傳輸距離以及電源效率挑戰(zhàn)的方案。

行業(yè)目前采用了光互連輸入輸出（OIO）和CPO等不同的術(shù)語，因而容易造成一些混淆，特別是近封裝光學(xué)（NPO）經(jīng)常錯誤地被視為CPO。需要說明的是，CPO的廣泛趨勢與OIO相同，即轉(zhuǎn)向基于芯粒的技術(shù)，將光學(xué)器件集成在3D集成電路（3D-IC）封裝中。

可插拔光收發(fā)器等

在高分辨率視頻流、虛擬現(xiàn)實(shí)、物聯(lián)網(wǎng)（IoT）、高性能計(jì)算（HPC）以及人工智能和機(jī)器學(xué)習(xí)（AI/ML）的驅(qū)動下，全球網(wǎng)絡(luò)和數(shù)據(jù)中心對數(shù)據(jù)的需求日益增長，因而需要增加帶寬、降低延遲和功耗。

光學(xué)技術(shù)最初只在遠(yuǎn)距離通信中占主導(dǎo)地位，但隨著可插拔光收發(fā)器提高了機(jī)架之間和機(jī)架內(nèi)部的帶寬密度，光學(xué)技術(shù)也已滲透到較近距離通信的數(shù)據(jù)中心。雖然這些收發(fā)器已從100G發(fā)展到400G、800G和1.6T，但在更高速度下，尤其是在AI等數(shù)據(jù)密集型應(yīng)用中，其功耗會成為不利因素。此外，“可插拔件”的帶寬可擴(kuò)展性和封裝會對6.4T和12.8T等未來容量構(gòu)成限制。

為了應(yīng)對這些挑戰(zhàn)，該行業(yè)正在積極投資CPO和OIO，推出新一代解決方案，以滿足新興應(yīng)用不斷發(fā)展和未來大容量網(wǎng)絡(luò)的需求。聯(lián)盟、多供應(yīng)商協(xié)議，以及諸如電氣與電子工程師協(xié)會（IEEE）和光學(xué)互聯(lián)論壇（OIF）等標(biāo)準(zhǔn)機(jī)構(gòu)之間的協(xié)作，旨在實(shí)現(xiàn)CPO解決方案規(guī)范的一致性。

可插拔光學(xué)器件與共封裝光學(xué)器件的對比

獲得共封裝光學(xué)的優(yōu)勢

美國博通（Broadcom）和思科（Cisco）的早期CPO解決方案顯示，功耗可節(jié)省30-50%，互連功耗約低于1pJ/bit。Ayar Labs展示了5pJ/bit下16Tbps的雙向吞吐量。一般來說，CPO提供了幾種不同的節(jié)能方式：

• 避免銅線損耗：與可插拔光學(xué)器件不同，CPO設(shè)計(jì)無需信號從專用集成電路（ASIC）芯片通過有耗能的銅線穿過電路板到達(dá)前面板。相反，CPO設(shè)計(jì)會將光纖直接引入交換機(jī)，在芯片和光學(xué)引擎之間實(shí)現(xiàn)低損耗近距離通信。

• 更少的數(shù)字信號處理器（DSP）：在當(dāng)前速度超過25G/信道的架構(gòu)中，基于DSP的重定時器已成為可插拔光學(xué)器件中的必要組件，以主動分析和補(bǔ)償信號衰減、失真和定時問題。然而，DSP使整個系統(tǒng)的功耗增加了25-30%?？紤]到CPO消除了ASIC和光學(xué)器件之間的片外銅線損耗，設(shè)計(jì)人員可以放心地淘汰一個DSP電平，這不僅可節(jié)省功耗，還可降低成本。

• 集成型激光器：對于激光器光源的布置，有兩種觀點(diǎn)。普遍的方法涉及外部激光器，需要通過光纖傳輸光信號并將其耦合到CPO中，通常會產(chǎn)生30-50%的光功率損耗。另一種方法是將激光器直接集成到芯片上，與前一種方法相比，只要熱管理和激光器的可靠性達(dá)到要求，就能提供明顯更高的光耦合。

• 高帶寬和低延遲：CPO可實(shí)現(xiàn)更高的帶寬、更低的時延，主要是因?yàn)镈SP較少，而且取消了長銅線。畢竟，DSP等其它模塊以及銅線中的寄生電路都會帶來CPO解決方案中不會出現(xiàn)的信號延遲。

應(yīng)用共封裝光學(xué)

網(wǎng)絡(luò)中的CPO：CPO主要被應(yīng)用于連接數(shù)據(jù)中心服務(wù)器的前端網(wǎng)絡(luò)。憑借上述高帶寬、低時延及高能效優(yōu)勢，CPO是有望為網(wǎng)絡(luò)應(yīng)用實(shí)現(xiàn)新一代光學(xué)以太網(wǎng)技術(shù)的方案。

OIO（用于AI/ML的HPC）：為了處理AI/ML工作負(fù)載，光學(xué)行業(yè)正在研究一種由OIO支持的新架構(gòu)，稱之為AI后端網(wǎng)絡(luò)。

在計(jì)算方面，傳統(tǒng)的孤島式HPC架構(gòu)缺乏靈活的資源分配，加上數(shù)據(jù)傳輸速率的長期限制，造成了明顯的帶寬容量瓶頸以及工作負(fù)載多樣性處理效率低下的問題。隨著中央處理單元（CPU）和圖形處理單元（GPU）處理速度突飛猛進(jìn)，現(xiàn)有的I/O基礎(chǔ)設(shè)施難以跟上步伐，導(dǎo)致處理單元頻繁等待數(shù)據(jù)，效率低下。

隨著AI/ML工作負(fù)載的需求不斷升級，這種困境日益嚴(yán)峻，因而需要一種具有高速、低延遲、無損數(shù)據(jù)傳輸和可擴(kuò)展性等特點(diǎn)的網(wǎng)絡(luò)結(jié)構(gòu)。而這就是OIO的意義所在，其將徹底改變現(xiàn)狀。

不斷發(fā)展的HPC分解式架構(gòu)通過將內(nèi)存、計(jì)算和存儲分離到由尖端OIO互連的集群中，努力克服了“孤立”模式帶來的限制。這一戰(zhàn)略性轉(zhuǎn)變可實(shí)現(xiàn)動態(tài)資源分配，解決傳統(tǒng)架構(gòu)在處理各種數(shù)據(jù)中心工作負(fù)載時的低效率問題。

CPO主要被應(yīng)用于連接數(shù)據(jù)中心服務(wù)器的前端網(wǎng)絡(luò)

了解共封裝光學(xué)的挑戰(zhàn)

• 供應(yīng)商的束縛：交換機(jī)和光學(xué)器件由統(tǒng)一廠商提供，意味著超大規(guī)模設(shè)備可能缺乏靈活性和自由度。因?yàn)椋坏┮褜μ囟◤S商的生態(tài)系統(tǒng)進(jìn)行大規(guī)模投資，就很可能在過渡到其他供應(yīng)商的產(chǎn)品時遇到重重困難。這會限制輕松切換或升級組件的能力，并可能導(dǎo)致依賴性和局限性。

• 可靠性和現(xiàn)場可維護(hù)性：可插拔器件高度模塊化，可在發(fā)生故障時快速更換、可通過任何廠商更換。在CPO中，更換光學(xué)器件涉及拔出整個交換機(jī)，因此需要一定的專業(yè)知識才能完成復(fù)雜的相關(guān)服務(wù)任務(wù)。為了應(yīng)對這一挑戰(zhàn)，一些CPO設(shè)計(jì)將激光器等高風(fēng)險有源組件分解到更易于現(xiàn)場更換的遠(yuǎn)程可插拔模塊上，而其他機(jī)構(gòu)正在研究可插拔光連接器。

• 熱管理：在電氣封裝中布置光子集成電路（PIC），將增加熱串?dāng)_的幾率。光子裸片中來自熱源和激光光源的熱功率會影響封裝的溫度分布圖，而電氣裸片產(chǎn)生的熱量和整個系統(tǒng)的散熱機(jī)制也會影響PIC的熱行為。因此，需要從裸片到系統(tǒng)層面的完整熱分析。

• 信號完整性和功率完整性：需要對整個系統(tǒng)進(jìn)行瞬態(tài)仿真，以確保信號和電源的完整性。這不僅需要自洽的電氣和光子電路仿真，同時還要考慮來自封裝階段引入的不同類型的電氣互連帶來的額外寄生效應(yīng)。

• 可擴(kuò)展性和帶寬密度：因?yàn)楣饫w通常為邊緣耦合，CPO和OIO的一個關(guān)鍵指標(biāo)是沿芯片邊緣的帶寬密度。最小光纖間距要求會限制給定基板尺寸的光纖數(shù)量。鑒于波導(dǎo)和光纖尺寸之間的巨大差異，扇出成了邊緣耦合解決方案的固有挑戰(zhàn)。想象一下，必須在不增加基板尺寸的情況下，容納數(shù)千條光纖。如果使用V形槽可垂直定向光纖，無需扇出，便可實(shí)現(xiàn)邊緣耦合解決方案。此外，基于光柵的微透鏡耦合與其它創(chuàng)新解決方案也在研究之中。

• 光纖連接：將光信號從光纖陣列高效耦合到封裝，是一項(xiàng)極具挑戰(zhàn)性的任務(wù)。其中有一些注意事項(xiàng)，例如光纖對齊（通過被動或主動對齊方法實(shí)現(xiàn)）與傾斜、結(jié)構(gòu)與熱管理、可制造性和可維護(hù)性等。因此，設(shè)計(jì)人員需要仔細(xì)建模，并優(yōu)化其光耦合設(shè)計(jì)。

• 可制造性和可測試性：低成本和高收益，可使設(shè)計(jì)具有商業(yè)可行性。特別是在多廠商供應(yīng)鏈中，穩(wěn)定的質(zhì)量和有效的測試程序是必不可少的關(guān)卡，并將隨著需求和投資的增加而不斷發(fā)展。

在電氣封裝中布置光子集成電路（PIC），將增加熱串?dāng)_的幾率

審視相關(guān)市場趨勢

芯粒的出現(xiàn)：芯粒（Chiplet）實(shí)際上是小型單裸片，其可共封裝以作為單個芯片運(yùn)行，從而從片上系統(tǒng)轉(zhuǎn)變?yōu)橐粋€封裝中的芯片系統(tǒng)。芯?？赡軙贑PO被采用的過程中發(fā)揮重要作用，甚至能夠加速CPO的應(yīng)用。芯粒方案可在統(tǒng)一封裝中混合不同的技術(shù)和功能。例如，OIO芯?？山⒃谳^早的CMOS節(jié)點(diǎn)基礎(chǔ)之上，ASIC則基于更先進(jìn)的節(jié)點(diǎn)，從而實(shí)現(xiàn)更低的成本和更高的良率。

通過3D-IC實(shí)現(xiàn)的集成密度：半導(dǎo)體行業(yè)正在通過3D-IC技術(shù)提高集成密度。盡管目前許多CPO方法都是在低損耗基板上將光學(xué)和電氣芯片相鄰放置，但3D-IC技術(shù)的進(jìn)步可以實(shí)現(xiàn)多裸片芯粒CPO，其中，OIO和ASIC通過極低功耗和極高帶寬的芯片間通信進(jìn)行了3D集成。這種集成密度帶來了更大、更復(fù)雜的設(shè)計(jì)，因此，對多物理場和電磁（EM）仿真的需求也與日俱增，以分析新出現(xiàn)的物理效應(yīng)。

線性驅(qū)動可插拔光學(xué)（LPO）：現(xiàn)有的可插拔技術(shù)，不會被輕易放棄。與CPO相似，LPO技術(shù)通過從可插拔光學(xué)器件中移除DSP來實(shí)現(xiàn)節(jié)能。與傳統(tǒng)的可插拔模塊相比，CPO中光學(xué)及電子元件的緊密布置，實(shí)現(xiàn)了幾個數(shù)量級的微型化。不過，插拔器件本身也可以采用這種微型化技術(shù)，以改善其笨重的外形尺寸。

要滿足市場期望并贏得最終用戶對CPO可行性的信心，就必須展示強(qiáng)大的多供應(yīng)商業(yè)務(wù)模式，并顯著節(jié)省成本和能耗。為了利用行業(yè)趨勢和技術(shù)以加速CPO和OIO的應(yīng)用，光學(xué)界需要解決一些關(guān)鍵部分的缺失問題，如IP模塊和光學(xué)接口標(biāo)準(zhǔn)等。該過程中，從設(shè)計(jì)與仿真軟件提供商、器件與芯片設(shè)計(jì)商、系統(tǒng)架構(gòu)，到封裝公司、測試設(shè)備提供商和代工廠，供應(yīng)鏈中所有參與者的協(xié)作必不可少。建立生態(tài)系統(tǒng)并非易事，必然需要一定時間。然而，隨著AI/ML等大型應(yīng)用的出現(xiàn)，競爭其實(shí)已經(jīng)拉開帷幕。